Das Oberseminar findet in diesem Semester im Raum WHB 205/206 statt!

• Donnerstag, 26.10.23, 9.20 Uhr, (bitte vorher unbedingt im OPAL eintragen!): Einführung in das Oberseminar durch Prof. Bock
• bis 45. KW: Auswahl eines Themas sowie Abstimmung und Formulierung der Aufgabenstellung durch die jeweiligen Betreuer. Eine unterschriebene Aufgabenstellung erhält der Student, eine zweite verbleibt beim Betreuer.
  Hinweis: Sofern es sich um Diplomthemen handelt, dienen diese lediglich zur Themenfindung, ihre eigentliche Bearbeitung erfolgt nicht im Oberseminar.
• Während des WS: Aufgabenbearbeitung (Studie zum "Stand der Technik" und zur "Quellenlage") einschließlich Konsultationen mit den Betreuern.
• Januar 2024: Einschreiben in HISQIS (Beleg PN 91520 und Referat PN 91510).
• Nach individueller Terminabsprache: Hinweise zur Einzelprüfung durch Prof. Bock, Abgabe des Belegs bis 1.02.24 (Download Vorlage) beim Betreuer, Terminfestlegung der Präsentation (5.02. bis 29.03.24).
• Prüfungsperiode: individuelle Präsentation (Download Vorlage) der Ergebnisse im GLB 7-102 unter Anwesenheit des Betreuers und eines weiteren Beisitzers (Prof. Bock, Prof. Zerna oder Jun.-Prof. Panchenko). Bitte Vortragshinweise beachten. Notenbekanntgabe von Beleg und Vortrag.

26.10.2023
Einführung in das Oberseminar
Prof. Karlheinz Bock
Model Order Reduction of Multiphysical Finite Element Models
Arwed Schütz, Jade Hochschule Wilhelmshaven

02.11.2023
Chip Embedding for HMI Applications
Ran Yin, IAVT

09.11.2023
Prognostics and Health Monitoring for Electronics
Darshan Bhat, FhG IKTS

16.11.2023
Development of a Numerical Model to Analyse an IC Package under Dynamic Mechanical Loading
Hong Hai Nguyen, IMEC / IAVT

23.11.2023
Permeation von Gasen in Polymermembranen
Victoria C. Köst, IAVT

30.11.2023
Simulations-basierte Evaluierung und Optimierung des Fließverhaltens bei der Unterfüllung von Leistungsmodulen
Lisa Stencel, Siemens

07.12.2023
Scaling of Microinterconnects
Laura Wenzel, FhG IZM-ASSID

14.12.2023
IDM Manufacturing and 3D Chip Stacking
Lavanya Aryasomayajula, Onsemi

04.01.2024
tbd.
 

11.01.2024
tbd.
 

18.01.2024
Solder Creep Characterization and Modeling for Package Reliability Prediction
Viktor Dudash, GlobalFoundries

25.01.2024
Round Robin Studie zur Ermittlung von Voidgehalten in Lötstellen – Organisation, Durchführung und Ergebnisse
Heinz Wohlrabe, IAVT

01.02.2024
tbd.
 

The objective of this task is to gain a comprehensive understanding of modern mechanical characterization techniques and simulation methods employed in the field of semiconductor packaging with a focus on solder alloys. Through this study, you will explore the various aspects of thermomechanical modeling of solder alloys, including alloy composition, nonlinear mechanical properties, and behavior under different load conditions.

Tasks:

1. Material Characterization Techniques: Investigate the various techniques used for mechanical characterizing of SAC solder alloys with a special focus on nonlinear properties such as plasticity and creep.
2. Solder Alloy Simulation Methods: Explore the finite element modeling techniques to predict the behavior of solder interconnects in semiconductor packaging. Examine material models for solder plasticity and creep such as Anand, Garofalo, Norton models, etc. Overview of the possibilities of including grain structure and anisotropy of mechanical properties to the finite element models.
3. Current Research and Trends: Identify recent developments, ongoing research, and emerging trends in the field of characterization of solder alloys. How are material characterization and simulation techniques evolving to meet the reliability prediction demands?

Betreuer: MSc. Viktor Dudash

Am Institut für Aufbau- und Verbindungstechnik der Elektronik (IAVT) wird stets nach neuen Lösungen vorhandener Herausforderungen gesucht. Hochfrequente Signale zu verarbeiten stellt hohe Ansprüche an die jeweilige Schaltung und damit verbundene Hardware.

Eine Lösungsvariante könnte mit der Nutzung von schaumartigen Materialien gegeben sein. Durch den hohen Luftanteil sind gute Hochfrequenzeigenschaften vorhanden.

Das Ziel liegt in der Erarbeitung eines Überblicks, basierend auf dem aktuellen Stand der Technik, verschiedener Methoden zur Abscheidung und Strukturierung von funktionellen und passivierenden Schichten auf schaumartigen Materialien.  

Als Ausgangspunkt können experimentell erzielte Ergebnisse genutzt werden. In Absprache mit dem Betreuer ist ggf. auch eine Patentrecherche einzubeziehen.

Betreuer: Dipl.-Ing. Philip Knoch

Elektronik auf Basis von Glassubstraten bietet Vorteile mit Blick auf die Miniaturisierung, hohe I/O-Dichten, hohe Temperaturstabilität und mechanische Flexibilität.

Das Ziel liegt in der Erarbeitung eines Überblicks, basierend auf dem aktuellen Stand der Technik, verschiedener Methoden zur Abscheidung und Strukturierung von funktionellen und passivierenden Schichten auf ultradünnem Glas (UTG). Der Fokus liegt hier auf der Herstellung von Multilayer-Aufbauten.

Als Ausgangspunkt können bereits recherchierte Literatur verschiedener AVT-Methoden und experimentell erzielte Ergebnisse genutzt werden. In Absprache mit dem Betreuer ist ggf. auch eine Patentrecherche einzubeziehen.

Betreuer: Dipl.-Ing. Philip Knoch

In modernen Grafikkartenprozessoren werden mehrere Chiplets zu einem kompletten Prozessor integriert, anstatt alles in einem einzelnen großen Chip zu implementieren. Die Chiplettechnologie basiert auf dem Konzept, ein mikroelektronisches System in kleinere, eigenständige Module aufzuteilen. Jeder Chiplet erfüllt eine spezifische Funktion oder Aufgabe und kann unabhängig voneinander hergestellt werden. Diese Chiplets werden auf einem Substrat oder Trägerchip angeordnet und miteinander verbunden.

Der Aufbau eines Chiplets kann Folgendes umfassen:

1. Funktionsspezifische Aufgaben: Jedes Chiplet ist auf eine spezifische Aufgabe ausgerichtet, wie zum Beispiel Prozessorrechenleistung, Grafikverarbeitung, Kommunikation, Speicher oder Sensorik.
2. Schnittstellen und Kommunikation: Chiplets verfügen über standardisierte Schnittstellen, um eine effiziente Kommunikation mit anderen Chiplets und dem Trägerchip zu ermöglichen. Dies kann beispielsweise über High-Speed-Schnittstellen oder Interposer erfolgen.
3. Interconnects: Die Verbindungen zwischen den Chiplets und dem Trägerchip sind entscheidend. Hier kommen fortschrittliche Verbindungstechnologien wie Microbumps oder Through-Silicon Vias (TSVs) zum Einsatz.

Vor allem die Bereiche der Schnittstellen, der Kommunikation und der Interconnects (Verbindungs- sowie die Substrattechnologien) sollen analysiert werden. Das Ziel der Arbeit besteht insbesondere in der Darstellung der relevanten Standards, der vorrangigen Einsatzgebiete der Chiplet-Technologie und der aktuellen Trends in der Aufbau- und Verbindungstechnik.

Betreuer: Dipl.-Ing. Tobias Tiedje und Dr.-Ing. Marco Luniak

Currently, technologies for electronic packages us systems are being developed at the Institute of Packaging and Interconnection Technologies in Electronics (IAVT). In a research within the scope of the Oberseminar these are to be collected, systematized and compared on the basis of selected technical characteristics. The focus is on interconnection technologies for flexible electronics.

Special attention is to be paid to the flexible material properties during the research. They are to be compared under consideration of mechanical strength, RF behaviour, surface roughness, adhesion to other material and so on. The goal is development of Through-mold via technology. There are studies collectively provide methods and techniques for building through-mold vias in flexible interposers for high-frequency signals, offering insights into fabrication processes, characterization, and achieving fine pitch.

Previously researched literature and manufacturers of such interconnect technologies can be used as a starting point. In consultation with the supervisor, a patent search may also need to be included.

Betreuer: Dipl.-Ing. Ran Yin

Leistungselektronik ist im Rahmen der zunehmenden Elektrifizierung unseres Alltags speziell im Bereich Mobilität ein wichtiger Forschungsbereich. Die allgemein hohe, durch elektrische Verluste erzeugte, Abwärme in diesem Bereich stellt extreme thermische Anforderungen (T >> 150 °C) an die Verbindungen auf Leiterplattenniveau. Eine Standardlotverbindung ist in diesem Temperaturbereich mechanisch nicht mehr stabil. Silbersintern stellt hier eine bereits etabliert Verbindungstechnologie und eine vielversprechende Alternative zum Diffusionslöten dar.

Parallel erweckt gerade im Bereich mobiler Anwendungen auf Grund des starken Drucks zur Bauraumreduzierung und dem Schutz vor harschen Umwelteinflüssen das Einbetten von Bauelementen in Leiterplattenmaterialien großes Interesse. In der Leistungselektronik muss auch dabei die geforderte thermische Beständigkeit erhalten bleiben.

Eine Kombination beider Ansätze hin zu eingebetteten Leistungsbauelementen mit gesinterten Hochtemperaturverbindungen scheint dabei vorteilhaft. Idealerweise lässt sich die Sinterverbindung bereits bei der Lamination der Leiterplattenmaterialien erzeugen. In der hier durchzuführenden Recherche sollen derartige, integrierte Systeme auf Basis organischer Verdrahtungsträger und  deren Herstellungsprozesse im Fokus stehen. Als Ausgangspunkt für die Recherche kann die vorhandene wissenschaftliche Literatur genutzt werden.

Betreuer: Dr.-Ing. Jörg Meyer